PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-251101

(43) Date of publication of application: 27.09.1996

(51)Int.CI.

H04B 10/02

(21)Application number: 07-279365

H04B 10/20

(22)Date of filing:

26.10.1995

(71)Applicant: HEWLETT PACKARD CO <HP>

(72)Inventor: GRANT ROBERT H

STOEVHASE BENT PUROHIT ROBIN

SULLIVAN GREGORY T

BOOK DAVID

(30)Priority

Priority number: 94 330273

Priority date: 27.10.1994


Priority country: US

(54) TRANSFER PATH ALLOCATION SYSTEM

(57)Abstract:

PROBLEM TO BE SOLVED: To obtain high performance and flexibility for various applications, to guarantee that a transfer request is processed finally by a switch without depending upon the probability that a port is usable, and to enable both circuit switching and frame switching.

SOLUTION: The transfer path allocation system 50 is provided with ports 33 corresponding to respective channels 32, a memory means which is related to the ports 33, a distribution network, a scheduler, and an arbitrator which is so constituted as to reject and allow a transfer request. Then a source fairness guaranteeing means includes at least one destination port 33 which is related to a source port 33 for determining the order of future access to the source port 33 as the source of data and has its order corresponding to a rejected transfer request.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

LKind of final disposal of application other than the examiner's decision of rejection or application converted registration

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11)特許出顧公開番号

特關平8-251101

(43)公開日 平成8年(1998)9月27日

(51) Int.Cl. ⁸		證別記号	庁内盛理番号	FΙ			技術表示箇所
H04B	10/02			H04B	9/00	Т	
	10/20					N	

密査請求 未請求 請求項の録1 OL (全 23 頁)


(21)出題番号	特類平7-279365	(71)出廢人	590000400		
• .			ヒューレット・パッカード・カンパニー		
(22)出頭日	平成7年(1995)10月26日		アメリカ合衆国カリフォルニア州パロアル		
			ト ハノーパー・ストリート 3000		
(31) 囚先陷主張番号	330-273	(72)発明者	ロパート・エイチ・グラント カナダ国オンタリオ州トロント デアボー		
(32) 優先日	1994年10月27日				
(33) 紅先檔主張国	米国 (US)		ン・アヴェニュー 108		
		(72)発明者	ペント・ストーヴペイス		
			カナダ国オンタリオ州トロント カールト		
			ン・ストリート 20、アパートメント		
			1224		
		(74)代理人	弁理士 茨塚 平 (外5名)		
•			最終質に癒く		

(54) 【発明の名称】 伝送路割り当てシステム

(57)【要約】

【課題】 高性能で、さまざまなアプリケーションに対するフレキシビリティがあり、転送要求がポートの利用可能である確率に依存することなく最終的にスイッチによって処理されることを保証でき、回路切り換えとフレーム切り換えの両方を行なう。

【解決手段】 転送路割り当てシステム50は、チャンネル32のそれぞれに対応する複数のポート33と、ポート33に関係付けらたメモリ手段84と、分配ネットワーク362と、スケジューラ118と、転送要求を拒絶および許可するように構成されたアービトレータ123と、データ11の出所としての出所ポート33への将来のアクセスの順序を決めるための出所ポート33に関係付けられ、順序は拒絶された転送要求に対応する少なくとも1つの宛先ポート33を含む出所公平性保証手段130"とからなる。



【特許請求の範囲】

【請求項1】 光ファイバーネットワークにおいて光ファイバーチャンネル (32) を選択的に相互接続する光ファイバースイッチ (30)を介した高性能のデータ転送のための転送路割り当てシステム (50)であって、前記チャンネル (32)のそれぞれに対応する複数のポート (33)と、

出所ポート (33) から着信した新しいデータフレーム (11) を格納するための前記ポート (33) に関係付けらたメモリ手段 (84) と、

前記ポート(33)を相互接続するように構成された分配ネットワーク(362)と、

前記メモリ手段(84)が前記新しいデータフレーム (11)を受け取ったことを判定するように構成された、前記メモリ手段(84)につながったセントリ(104)と、

前記ポート(33)のそれぞれに対応する宛先待ち行列(121)を維持するため、前記セントリ(104)が前記新しいデータフレーム(11)の受信を判定した後前記セントリ(104)から前記新しいデータフレーム(11)に関する、出所ポート(33)を同定し、前記メモリ手段(84)内における前記フレームの位置を同定するメモリアドレスを同定する出所ポート標識と宛先ポート(33)を同定する宛先ポート標識を含む転送路データを受け取るように構成され、また前記転送路データを前記宛先ポート(33)に対応する宛先待ち行列(121)に入れ、前記宛先待ち行列(121)から前記転送路データを検索するように構成されたスケジューラ(118)と、

前記分配ネットワーク (36) を制御するように構成され、前記スケジューラ (118) と前記ポート (33) につながれ、前記宛先ポート (33) が他のフレーム転送要求をサービスするためにビジーであること、および前記宛先ポート (33) が前記フレーム転送要求を受けることができることを判定するように構成され、また利用可能性に基づいて前記転送要求を拒絶および許可するように構成されたアービトレータ (123) と、

データ (11) の出所としての前記出所ポート (33) への将来のアクセスの順序を決めるための前記出所ポート (33) に関係付けられ、前記順序は拒絶された転送 要求に対応する少なくとも1つの宛先ポート (33) を含む出所公平性保証手段 (130") と、からなることを特徴とする転送路割り当てシステム (50)。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、広義にはデータ通信と光ファイバーに関し、より詳細には、すべてのデータ転送要求が最終的にポートの利用可能性に左右されることなく光ファイバースイッチによってサービスされるようにする公平性保証機構を有する、光ファイバーネッ

トワークのための光ファイバースイッチを介して光ファイバーポート間でデータ転送路を割り当てるためのフレキシブルで高性能の転送路割り当てシステムとその方法に関する。

05 [0002]

【従来の技術】データ通信ネットワークは一般に、例えばコンピュータ、周辺機器その他の要素あるいは装置間での相互通信を可能にする相互接続された通信チャンネル群を含んでいる。従来、ネットワークは同軸ケーブル10 構成やツイストペアケーブル構成を用いて形成され、適当なインターフェースあるいはネットワークスイッチを介して相互接続された通信チャンネルを用いて構成されていた。

【0003】ネットワーク業界において、光ファイバー 15 ケーブルは、その帯域幅の広さ、良好な伝播特性および その他の伝送特性の最適性から、同軸ケーブルやツイス トペアに代わってますます広く用いられるようになって いる。近年、ファイバーチャンネルプロトコルが開発さ れ、情報システムに関する米国標準規格 (ANSI) と 20 して採用された。ファイバーチャンネルの工業規格はた とえば情報システムに関する米国標準規格 (ANSI) (1993年) のFibre Channel Pysi cal And Signalling Interf ace, rev. 4. 2に詳細に規定されている。ファ 25 イバーチャンネルの工業規格によれば、この規格に適合 した光ファイバーネットワークを介して可変長のデータ フレームの通信を可能にすることによって、従来の工業 規格に比べて遥かに高い性能とフレキシビリティを得る ことができる。

【0004】図9は、可変長のフレーム11を示す。こ 30 の可変長フレーム11は、可変長フレーム11の始まり を示す2進シーケンスである4バイトのフレーム始点 (SOF) 標識12を有する。SOF標識12の後に は、24バイトのヘッダ14が設けられる。このヘッダ 35 14は、可変長フレーム11の出所アドレス及び宛先ア ドレスと、可変長フレーム11が制御情報であるか実デ ータであるか等を指定するものである。 ヘッダ14の後 には、可変長データ16のフィールドがある。データ1 6.の長さは、0から2,112バイトまである。データ 40 16の後には、誤り検出のための4バイトのCRC (周 期冗長検査) 符号17があり、さらに4バイトのフレー ム終点 (EOF) 標識18がある。 図9の可変長フレー ム11は、固定フレームよりはるかにフレキシブルであ り、アプリケーションに応じたニーズに応えることがで 45 きる点ではるかに高い性能をもたらすものである。

【0005】ファイバーチャンネルの工業規格はまた、いくつかの異なる種類のデータ転送を可能とするものである。クラス1転送には回路切り換え、すなわち、ネットワークスイッチを介した指定のデータ転送路を必要と し、またネットワーク要素間での2つ以上、しばしば多 数のデータフレームの転送が行なわれる。これに対して、クラス2転送では1つのネットワーク要素から他のネットワーク要素に1つのフレームが転送されるたびに、ネットワークスイッチを介した1つの転送路の割り当てを必要とする。

[0006]

【発明が解決しようとする課題】ファイバーチャンネル工業規格に従ったネットワークを実施するための光ファイバースイッチは、まだ初期段階にある。当業界で知られるこの光ファイバースイッチの1つに、米国IBM社の製造販売するANCHORがある。しかし、ANCHORインターフェースの性能は、多くのアプリケーションにおいて最適とはいえず、大幅な改善の余地がある。さらに、この不完全なANCHORインターフェースは、主としてクラス1転送の回路切り換えを可能として、クラス2転送のためのフレーム切り換えについては、非常に制約の大きいものであるという点でフレキシビリティに欠けるものである。

【0007】さらに、従来のほとんどの光ファイバース イッチは、利用可能になポートを割り当てるというもの であった。スイッチを介した転送要求が、最終的にスイ ッチによってサービスされることを保証する機構は存在 しなかった。かかるスイッチは確率に依存するものであ る。すなわち、転送要求が長期間にわたってあるポート へのアクセスを一貫して拒否されることはないと考えら れる。しかし、かかる従来のスイッチでは、所望のポー トへのアクセスを一貫して拒否されるデータフレームも 存在する。さらに、この問題はポートアクセスのプロト コルにおける共鳴すなわち繰り返しパターンによって深 刻になる、すなわち、長いシーケンスによって、1つあ るいはそれ以上のポートへの非常に規則的な周期的なト ラヒックパターンが生じる可能性がある。このパターン がポート資源の割り当ての態様と一致すると、このシー ケンスはポート資源の割り当てを停止し、他のシーケン スの速度を低下させる可能性さえある。

【0008】したがって、当業界において光ファイバーネットワークのためのファイバーチャンネル規格を、既存のシステよりはるかに高い性能とフレキシビリティを実現しながら実施するための、新たな改良されたシステムが必要とされている。特に、高性能で、さまざまなアプリケーションに対するフレキシビリティがあり、転送要求がポートの利用可能である確率に依存することなく最終的にスイッチによって処理されることを保証する、回路切り換えとフレーム切り換えの両方を行なうことのできる、光ファイバースイッチのための転送路割り当てシステムとその方法が必要とされている。

【0009】本発明の目的は、上述した当該分野において周知の従来技術の問題点を解決することである。

【0010】本発明の他の目的は、光ファイバーネットワークの光ファイバースイッチのための高性能な転送路

割り当てシステムとその方法を提供することである。

【0011】本発明の他の目的は、ファイバーチャンネル規格にしたがってクラス1転送のわめの回路切り換えとクラス2転送のためのフレーム切り換えの両方を効率のに行なうことのできる光ファイバースイッチのためのフレキシブルな転送路割り当てシステムとその方法を提供することである。

【0012】本発明の他の目的は、転送要求がポートが利用できる確率に依存せずスイッチによって最終的に処理されるよう保証することを可能にする光ファイバースイッチのための転送路割り当てシステムとその方法を提供することである。

[0013]

【課題を解決するための手段】つまり、本発明は光ファ15 イバーネットワークにおいて光ファイバースイッチを介した高性能のデータ転送を行なうための新しい転送路割り当てシステムとその方法を提供するものである。この新しい転送路割り当てシステムは次のように構成される。複数のポートがネットワークの複数の光ファイバー20 チャンネルに関係付けられる。それぞれのポートは送信器と受信器からなる対応するポートインテリジェンス機構を有する。

【0014】メモリインターフェースシステムが複数のポートインテリジェンス機構(あるいはポートに関係付25 けられ、クラス2データ転送(フレーム切り換え)について、出所ポートからの新しい着信データフレームの一時的格納を行なう。このメモリインターフェースシステムがクラス1データ転送(回路切り換え)のためのバイパス転送路を有する。

30 【0015】スイッチモジュールは、制御分配ネットワーク(CDN)、データ用の主分配ネットワーク(MDN)、およびデー用の混合分配ネットワーク(IDN)等のいくつかの分配ネットワークからなる。スイッチモジュールはメモリインターフェースシステム間で選択的 にデータ転送路を相互接続することができる。

【0016】セントリは、スイッチモジュールを介して メモリインターフェースシステムと通信する。セントリ はメモリインターフェースシステムが新しいデータフレ ームを受け取ったことを判定し、メモリインターフェー 40 スシステムにこの新しいデータフレームの転送路データ を要求する。

【0017】スケジューラは、それぞれのポートに対応する宛先待ち行列を維持する。スケジューラはセントリが新しいデータフレームを認識した後セントリから転送路データを受け取る。この転送路データには、たとえば出所ポート標識、メモリアドレス、および宛先ポート標識が含まれる。スケジューラは適当な宛先ポートに対応する宛先待ち行列に転送路データを入れ、各宛先待ち行列からの転送路データをその宛先待ち行列によって定ま50る順序で検索する。スケジューラは、グルー論理によっ

て定義される順序 (本実施形態では連続的な順序) で宛 先待ち行列をサービスする。

【0018】グルー論理は、ポートインテリジェンス機

構と対話して、それぞれのポートに対応する送信器がビ ジーであるか使用可能(すなわちチャンネルへのデータ の送信とスイッチからのデータの受信が可能な状態)で あるかを判定する。この問い合わせに基づいて、グルー 論理はサービスすべき次の宛先ポートを同定し、スケジ ューラにそれを知らせる。次に、スケジューラはこの次 の宛先ポートに対応する宛先待ち行列にアクセスする。 【0019】アービトレータが、スイッチモジュールを 介したデータ転送を最終的に制御し、スケジューラおよ びポートインテリジェンス機構と通信する。アービトレ ータはポートが使用可能であるか、あるいは他のデータ 転送要求をサービスするために使用中であるかを判定す る。使用可能であれば、アービトレータは主分配ネット ワークあるいは混合分配ネットワークを介したポート間 でのデータ通信(クラス1転送あるいはクラス2転送) を可能にする。

【0020】本発明の重要な特徴は、このアービトレー 夕が、転送要求が適切な時間にまた最終的に宛先ポート によってサービスされるように保証するための任意の数 の公平性保証機構を有する。出所公平性保証機構と宛先 公平性保証機構がそれぞれのポートに専用に関係付けら れている。それぞれの出所公平性保証機構および公平性 保証機構は、対応するポートへの将来のアクセスの順序 をデータの出所およびデータの宛先としてそれぞれ確立 する。順序の指定には、少なくとも1つのポート標識の 指定が含まれる。つまり、それぞれの出所公平性保証機 構は将来のアクセスを調整すべき少なくとも1つの宛先 ポートを有し、同様に、それぞれの宛先公平性保証機構 は将来のアクセスを調整すべき少なくとも1つの出所ポ ートを有する。

【0021】さらに、本発明の実形態では、複雑性を最 小限にし、必要なメモリを少なくするために、それぞれ の公平性保証機構はネクスト・イン・ライン標識を用い て構成される。次出所標識は求められた転送要求の直後 の、ビジー状態になる転送要求の宛先ポート標識のみを 格納する。さらに、次宛先標識は、求められた転送要求 の直後の、ビジー状態になる転送要求の出所ポート標識 のみを格納する。以上のような方法は、宛先待ち行列が スケジューラによって所定のサービス待ち行列順序(実 施形態では連続的な順序)でサービスされることによっ て可能となるものである。状態の情報に簡単にアクセス することができる。

【0022】アーヒトレータにはさらに、ある転送要求 がパケット転送を行なうためのものであるが専用転送路 (回路切り換え) 転送を行なうためのものであるかを判 定するためのクラス判定機構を設けることもできる。専 用転送路転送の場合には、アービトレータは宛先ポート

がデータの受信と送信の両方が可能な状態であるか、ま た出所ポートがデータの送出が可能な状態であるかを判 定する。

【0023】以上の目的のすべてを達成することに加え 05 て、本発明には多くの利点があり、そのいくつかを次に 説明する。

【0024】本発明の利点は、この転送路割り当てシス テムは転送路の集中制御を可能にし、その結果ハードウ エアが最小限ですみ、転送統計に簡単にアクセスするこ 10 とができることである。

【0025】本発明の他の利点は、この転送路割り当て システムと公平性保証機構はともに設計が簡単であり、 安価で量産に適し、また信頼性と動作効率が高いことで ある。

【0026】本発明の他の利点は、この公平性保証機構 は光ファイバースイッチの性能とスループットを大幅に 向上させることである。

【0027】当業者には、本発明の他の目的、特徴およ び利点は以下の図面と詳細な説明から明らかになるであ 20 ろう。かかる目的、特徴および利点も本発明の範囲に含 まれるものである。

[0028]

【発明の実施の形態】次に、本発明に係るメモリインタ ーフェースシステムについて、図面を参照して説明す 25 る。なお、添付図面において、同一符号は同一部品を指 す。図1は、光ファイバースイッチ30の概略図を示 す。この光ファイバースイッチ30は、複数の光ファイ バーチャンネル32の選択的相互接続を可能にすること によって、光ファイバーネットワークの実施を可能にす 30 るものである。光ファイバースイッチ30は非常にフレ キシブルなシステムであり、ファイバーチャンネル規格 に基づいたクラス1データ転送のための回路切り換え と、クラス2データ転送のためのフレーム切り換えの両 方を可能にし、また他の従来の光ファイバースイッチに 35 比べはるかに高性能なものである。

【0029】アーキテクチャについていえば、光ファイ バースイッチ30は複数のチャンネルモジュール34を 有し、このチャンネルモジュール34に対応するポート (P1~Pi) 33を介して、光ファイバーチャンネル 40 32が接続されている。それぞれのチャンネルモジュー ル34は、1つあるいはそれ以上の光ファイバーチャン ネル32に接続されている。それぞれのチャンネルモジ ュール34は、後に詳しく述べるが、各チャンネルを用 いたデータ通信のためのポートインテリジェンス、クラ 45 ス1データ転送のためのバイパスおよびクラス2データ 転送のためのデータフレームの一時的格納のための受信 メモリを提供する。チャンネルモジュール34はスイッ チモジュール36に接続されており、スイッチモジュー ル36は電源37から電気エネルギーを受け取ってこれ 50 を分配する。本実施形態では、スイッチモジュール36

は、バックプレーンの一部として設けられ、多数の機能 インターフェース要素を有する。

【0030】スイッチモジュール36は、状態マルチプ レクサ41 (MUX) を有する。この状態マルチプレク サ41は、チャンネルモジュール34からポート33と このポート33に関係する回路に関する状態信号を受信 するように構成されている。状態信号には少なくとも、 そのチャンネルモジュール34に対応する受信メモリ8 4 (図2) が新しいフレームを受信したことを示す「新 フレーム着信」信号と、ポート33から受け取ったデー 夕を受信メモリ84から光ファイバースイッチ30を介 して送れるか否かを示す「受信器ready」または 「rxready」信号と、混合分配ネットワーク(I DN) 44がデータ転送可能 (使用されていない) かデ ータ転送不能 (現在使用中) であるかを示す 「混合バス ready」信号と、ポート33に対応するポートイン テリジェンス機構73(図2)が活動状態であるか不活 動状態であるかを示す「ポート活動状態」信号と、ポー ト33に対応する送信メモリ86(図2)が光ファイバ ースイッチ30から (ポート33に宛てられた) データ を受信可能であるか否かを示す「送信器ready」信 号と、混合分配ネットワーク 4 4 が混合転送を実行可能 であるか否かを示す「混合ready」信号と、転送路 割当システム50にチャンネルモジュール34の対応す る状態/制御論理回路85 (図2) から状態情報が転送 可能であるか否かを示す「状態転送ready」信号す なわち「xfer ready」信号とが含まれる。

【0031】図1に示すように、主分配ネットワーク (MDN) 42が、光ファイバーチャンネル32のデー 夕転送路を選択的に相互接続する。制御分配ネットワー ク(CDN) 43が主分配ネットワーク(MDN) 42 を制御し、さまざまなチャンネルモジュール34に制御 信号を送る。混合分配ネットワーク(IDN)44が、 チャンネルモジュール34の間の混合転送路を選択的に 相互接続する。混合転送路は主分配ネットワーク42に 関係付けられたデータ転送路とは別の、主分配ネットワ ーク42のデータ転送路が使用されているときに選択さ れた光ファイバーチャンネル32間のデータの流れを可 能にするデータ転送路の集合である。最後に、オプショ ンとしてプロセッサセレクタ45を、光ファイバースイ ッチ30に分散されたプロセッサやコントローラを相互 接続するための補助システムの一部として設けることが できる。

【0032】転送路割り当てシステム50は、スイッチモジュール36、より詳細には状態マルチブレクサ41、主分配ネットワーク42、制御分配ネットワーク43及び混合分配ネットワーク44に接続されている。転送路割当システム50は、スイッチモジュール36中および光ファイバーポート33の間のデータ相互接続路を割り当て、接続の優先順位を決定する。

【0033】また、スイッチモジュール36には、要素コントローラ(EC)58を接続することもできる。要素コントローラ58は、基本的にはネームサーバ、時間サーバその他のインターフェースシステム30のための5サーバを提供する。要素コントローラ58は、転送路割り当てシステム50との間でサーバ情報の通信を行うためのデータリンク61と、転送路割当システム50との間で状態/制御信号をやりとりするための状態/制御結線62とを有する。また、要素コントローラ58は、結10線64を介してチャンネルモジュール34およびマイクロプロセッサセレクタ45と、初期化情報や構成情報をやりとりする。

【0034】好ましくは、各チャンネルモジュール34は、図2の概略回路図に示すように構成される。同図に15 示すように、各チャンネルモジュール34は、メモリインターフェースシステム72と接続されたポートインテリジェンスシステム71を有する。本実施形態では、ポートインテリジェンスシステム71は、1つ或いはそれ以上のポートインテリジェンス機構73を有する。それぞれの光ファイバーチャンネル32に、1つのポートインテリジェンス機構73が割り当てられる。それぞれのポートインテリジェンス機構73は、受信器(RX)74、送信器(TX)76、オプティカルリンクカード(OLC)75、および状態/制御(STATCNT25上)論理回路85を有する。受信器74と送信器76は、対応する1カルファイバースのかとび出力とフィースのからび出力とよる

25 日 計画性回路 6 3 を有する。 交信器 7 4 2 送信器 7 6 は、対応する入力光ファイバー 7 9 および出力光ファイバー 8 3 (図 1 には、集合的に光ファイバーチャンネル 3 2 として示す)を介して、ファイバーチャンネル規格 プロトコルにしたがってチャンネルの固有のビットレー 30 トでデータの送受信を行なうようになっている。

【0035】オプティカルリンクカード75は、ポートインテリジェンス機構73を光ファイバーチャンネル32に直接インターフェースするのに用いられる。オプティカルリンクカード75は、光ファイバーチャンネル32の入力光ファイバー79と受信器74の間の光・電気変換と、シリアル・パラレル変換を可能にする。さらに、オプティカルリンクカード75は、光ファイバーチャンネル32の出力光ファイバー83と送信器76の間の電気・光変換と、パラレル・シリアル変換を可能にする。オプティカルリンクカード75は、例えば米国IBM社の製造販売するモデルオプティカルリンクカード266や、米国ELDEC社の製造販売するモデルMIM266等の任意の適当なオプティカルリンクカードとすることができる。

45 【0036】状態/制御論理回路85は、対応する双方 向の制御結線87、91によって受信器74と送信器7 6の両方を監視・制御する。さらに、状態/制御論理回 路85は、制御結線95上で制御分配ネットワーク43 (図1)と制御信号をやりとりし、結線96上で状態マ 50 ルチプレクサ41(図1)に、例えば対応するポート3 3が利用可能であるか使用中であるかを示す状態信号を提供し、結線97を介してメモリインターフェースシステム72に制御信号を送る。さらに、状態/制御論理回路85は、受信器74が新たなフレームを受信するときこれを認識し、その転送クラス1又は転送クラス2、および新しいフレームそれぞれの長さを判定する。たとえば光ファイバースイッチ30(図1)をクラス1データ転送のための双方向の転送路を確保するようにセットアップするために、最初に光ファイバースイッチ30中を送られるSOFc1の場合のように、フレームがデータを持っていないことがある。

【0037】メモリインターフェースシステム72は、ポートインテリジェンスシステム71、特にそこに含まれるそれぞれのポートインテリジェンス機構73に、シリーズ接続あるいはカスケード接続される。メモリインターフェースシステム72は、クラス1バイパスデータ結線98、99によってクラス1データ転送及びクラス2データ転送のため、一時的格納を可能にする。クラス2データ転送のためのデータの格納を行なうために、メモリインターフェースシステム72は、出所データ用の受信メモリ84、宛先データ用の送信メモリ86、および受信メモリ84と送信メモリ86を制御するためのメモリ制御論理回路88を有する。受信メモリ84と送信メモリ86は、必要であれば多数のバッファあるいはメモリブロックに分けることができる。

·【0038】メモリインターフェースシステム72がポ ートインテリジェンスシステム71からクラス1出所デ ータを受け取ると、この出所データは受信メモリ84を 迂回して、バイパスデータ結線98、マルチプレクサ6 6及びデータ結線89に送られる。データ結線89は、 出所データをスイッチモジュール36の主分配ネットワ ーク42または混合分配ネットワーク44のデータバス に送る。メモリ制御論理回路88は、受信器74からク ラス1データ転送であるかクラス2データ転送であるか を示すタグ81、を受け取り、それにしたがってクラス 制御結線65上でマルチプレクサ66を制御する。受信 器74は着信データのヘッダ14(図9)に基づいてタ グ81、を生成する。本実施形態では、2ビットのタグ が用いられる。タグ「00」は未使用を表わす。タグ 「01」はデータを表わす。タグ「10」はクラス1デ ータ転送のSOFあるいはEOFを表わす。タグ「1 1」はクラス2データ転送のSOFあるいはEOFを表 わす。

【0039】メモリ制御論理回路88がタグ81,から 判定するように、メモリインターフェースシステム72 が着信クラス2出所データ(およびSOFc1フレーム)を受け取ると、受信メモリ84はメモリ制御倫理回路88の制御のもとにデータ結線81を介して、受信器74から出所データを読み出し格納する。さらに、タイミングが適当であれば、受信メモリ84は制御論理回路

88の制御のもとに、データ結線67、マルチプレクサ 66、およびデータ結線89を介して、データをスイッ チモジュール36 (図1) の主分配ネットワーク42あ るいは混合分配ネットワーク44のデータバスに書き込 05 む。受信メモリ84からデータバスにデータを転送する ために、制御分配ネットワーク43は状態/制御論理回 路85に制御信号95を送り、状態/制御論理回路85 は制御結線97を介して、メモリ制御論理回路88に送 出信号を送る。この送出信号は、メモリ制御論理回路8 8が制御結線92を介して受信メモリ84に送ると共 10 に、メモリ制御回路88がクラス制御結線65を用いて マルチプレクサ66を制御し、このマルチプレクサ66 が受信メモリ84から送出信号をデータ結線89に送る ようにする。必要であれば、制御分配ネットワーク43 15 は、状態/制御論理回路85に削除信号を送ることによ って、受信メモリ84内のフレームを削除することがで きる。状態/制御論理回路85は、制御結線97を介し てメモリ制御論理回路88に削除コマンドを送る。

【0040】主分配ネットワーク42あるいは混合分配 20 ネットワーク44のデータバスから宛先ポート33への 宛先データは、データ結線94によって送信メモリ86 に送られ、またバイパスデータ結線99によってマルチ プレクサ69に送られる。タグ81'上の2ピットタグ と同様のタグ94、上の2ピットタグが、この宛先デー タがクラス1データ転送あるいはクラス2データ転送に 対応するとき、これをメモリ制御論理回路8.8に通知す る。クラス1宛先データが受信されると、メモリ制御論 理回路88は制御結線68を介して、マルチプレクサ6 9はデータ結線82を介して、適当なポートインテリジ 30 エンス機構 73 の送信器 76 にデータを直接送ることに よって、送信メモリ86をバイパスするようにマルチプ レクサ69を制御する。これに対して、メモリインター フェースシステム72がクラス2宛先データを受け取る と、メモリ制御論理回路88は、この着信宛先データを 35 データ結線94を介して格納するように、送信メモリ8 6を制御する。タイミングが適当であれば、この宛先デ ータは最終的にはメモリ制御論理回路88の制御のもと にデータ結線102、マルチプレクサ69、およびデー タ結線82を介して適当なポートインテリジェンス機構 40 73の送信器76に送られる。

【0041】図3は、図1のこの新しい転送路割り当てシステム50の一実施形態を詳細に示す。上述したように、転送路割り当てシステム50は、スイッチモジュール36(図1)を介したデータ転送路の割り当てを高性45能に実行する。アーキテクチャについていえば、この転送路割り当てシステム50の実施例は、図3に示すように以下の構成要素を有する。すなわち、シーケンサ101が制御結線103を介してCDN43に接続されている。セントリ104が制御結線106を介してCDN4503とつながっており、また制御結線107を介してシー

ケンサ101に接続されている。タイマ108が制御結 線111を介してセントリ104とグルー論理回路11 3につながっている。グルー論理113は制御結線11 2を介してセントリ104と制御信号をやりとりし、ま た制御結線114を介してシーケンサ101と制御信号 をやりとりする。スケジューラ118がポート (p1~ pi) 33 (あるいはチャンネル32) のそれぞれに対 応する宛先待ち行列 (Qp1~Qpi) 121を維持す る。スケジューラ118は結線117、122を介して グルー論理113と通信する。

【0042】アービトレータ123が結線122を介し てスケジューラ118に接続され、結線116を介して グルー論理113に接続され、結線126を介してシー ケンサ101に接続され、データ結線124を介してM DN42とIDN44とつながっている。クローザ12 8が結線129を介してシーケンサ101をモニター し、制御結線131を介してCDN43から制御信号を 受け取り、結線134を介してセントリ104、アービ トレータ123、および要素コントローラ (EC) イン ターフェース133につながっている。ECインターフ ェース133はシリアル結線135を介して要素コント ローラ58(図1)につながっている。

【0043】シーケンサ101は、任意の適当な論理を 用いてたとえば次に説明するような機能を有する従来の フィールドプログラマブルゲートアレー (FPGA) 内 の状態機械として構成することができる。シーケンサ1 01は制御結線103を介したCDN43への主インタ ーフェースとして機能する。シーケンサ101は基本的 にはセントリ104、アービトレータ123およびクロ ーザ128の間でCDN43の調整を行なう。

【0044】セントリ104は、任意の適当な論理を用 いてたとえばFPGA内の状態機械として構成すること ができる。セントリ104は、状態MUX41 (図1) と状態/制御論理回路85(図2)を介してポート33 の新フレームの状態 ("新フレーム"着信信号)をモニ ターし、スイッチモジュール36のMDN42を介して 経路指定できる新しいフレームがあるかどうかを判定す る。基本的には、セントリ104は確認されバッファさ れたフレームのデータを収集し、経路指定テーブルを用 いて着信フレームのヘッダ(図4)から、適当なポート 33に宛先ポート識別(DID)をマッピングし、新し いフレームがある宛先ポート33を宛先とするものであ **るか(すなわち、そのフレームをクラス1ストリームに** 混合することができるかどうか)を判定し、また新しい フレームが適正なものであるか誤ったものであるかを判 定する。

【0045】セントリ104とタイマ108は、さらに グルー論理113と結線112、117、122を介し てスケジューラ118に待ち行列コマンド情報を与え る。待ち行列コマンド情報には、追加信号、フレームビ

ジー(fbsy)信号、および削除信号(del)信号 が含まれる。追加信号は、新しいフレームがメモリイン ターフェースシステム72 (図2) の受信メモリ84内 にあり、光ファイバースイッチ30を介して経路指定可 05 能であるとき送出される。セントリ104からスケジュ ーラ118に追加信号が送られるとき、追加コマンド、 宛先ポート(待ち行列)、リンクリスト末尾ポインタ、 クラス標識、出所ポート、出所バッファ番号、およびリ ンクリストヘッダポインダ等の情報が送られる。

【0046】fbsy信号は、受信メモリ84に新しい フレームがそのシステムには長すぎると考えられる所定 の期間(すなわちf b s y期間)存在したとき送出され る。セントリ104からスケジューラ118に送出され るfbsy信号は、前述したように一般に追加信号と同 15 じ情報を含む。

【0047】削除信号は、新しいフレームが受信メモリ 84内にfbs y期間より長くフレームの削除を行なう ことが可能な他の所定の期間 (すなわち削除期間) 存在 したとき送出される。削除信号は他のエラー状態に対し ても発することができる。セントリ104からスケジュ ーラ118に送出されるこの削除信号には、(a)削除 コマンド、(b) 出所ポート、および(c) 出所バッフ ア番号等の転送路データが含まれる。

【0048】タイマ108は、デジタル信号プロセッサ

(DSP) 等の従来の任意の処理機構を用いて構成する ことができる。タイマ108はある新しいフレームが、 あるチャンネルモジュール32の受信メモリ84内に存 在する時間を測定し、セントリ104からfbsy信号 および削除信号をいつ発するかを決定する。このため、 30 タイマ108は内部にそれぞれの新しいフレームのfb sy期間と削除期間を追跡するためのfbsy/削除ク ロックを保持する。タイマ108は、新しいフレームを ポート33から転送することができるとき結線111上 でセントリ104からfbsy/削除クロックを起動す 35 るための開始 (INIT) 信号111を受け取り、fb sy/削除クロックをクリアするためにグルー論理11 3と結線116、111を介してアービトレータ123 からタイマクリア (c1r) 信号を受け取り、アーヒト レータ123がタイマクリア信号を受け取っていない場 40 合に、fbsy期間と削除期間の経過後に結線111を 介してセントリ104にfbsy信号と削除信号を出力 する。

【0049】グルー論理113は、主としてセントリ1 04、タイマ108、シーケンサ101、アービトレー 45 タ123、およびスケジューラ118の間のインターフ ェースとして機能する。本実施形態では、グルー論理1 13はFPGAあるいは他の適当な論理を用いて状態機 械として実施される。また、グルー論理113は本実施 例では他の機能を実行する。グルー論理113はシーケ

データフレームを受け取れる状態であることを示す送信 ready (txready) 信号と混合ready信 号をモニターする。グルー論理113は循環探索シーケ ンスを実行する。このシーケンスでは発せられないtx ready信号および混合ready信号をマスクする ことによって発せられたtxready信号および混合 ready信号が順次探索され、これによってデータを 受け取るべき次の宛先ポート33 (サービスすべき次の 宛先待ち行列122のように)が判定される。グルー論 理113は結線117、122を介してスケジューラ1 18にサービスすべき次の宛先ポートの識別を送る。こ のとき、グルー論理113はスケジューラ118に二重 リンクリスト待ち行列の先頭を同定するペースポインタ アドレスと特定の宛先待ち行列を同定する宛先待ち行列 標識からなるワードを送る。

【0050】DSP等の任意の従来の処理機構を用いて 構成することのできるスケジューラ118は、宛先待ち 行列 (Qp1~Qpi) 121を維持・管理し、セント リ104から待ち行列管理コマンド、詳細には追加信 号、fbsy信号、および削除信号を受け取る。また、 スケジューラ118は、グルー論理113から結線11 7、122を介して次宛先ポート信号を受け取る。この 次宛先ポート信号はサービスすべき次のポート33 (し たがって、サービスすべき次の宛先待ち行列121)を 示す。

【0051】スケジューラ118はそれぞれの光ファイ バーポート (p1~pi) 33に対する宛先待ち行列 (Qp1~Qpi) 121を維持・更新し、対応する各 ポート3に関係する待ち行列エントリを格納するように 構成される。それぞれの待ち行列エントリは、 (a) デ ータの転送元となる出所ポート33、(b) そのフレー ムが位置する受信メモリ84内の出所バッファ番号、お よび(c)その待ち行列エントリが通常のフレームエン トリ、クラス1データ転送の始点であるフレーム ("S OFc1")のエントリ、待ち行列先頭エントリ、待ち 行列末尾エントリのいずれであるかを示すフラグを同定 する転送路データを有する。それぞれの待ち行列は、リ ンクリスト、好適には二重あるいは複数リンクリストに よって関係付けられ、それぞれの待ち行列エントリは、 (前の出所ポートとバッファ番号を用いて) 前の待ち行 列エントリを指定する後方リンクリストおよび (次の出 所ポートとバッファ番号を用いて) 後続の待ち行列エン トリを指定する前方リンクと関係付けられる。二重リン クリストは最小限のハードウエアで待ち行列を構築し操

【0052】スケジューラ118が、セントリ104か らの追加信号によってポートインテリジェンス機構73 からの新しいフレームに関する転送路データを受け取る と、スケジューラ118はこの転送路データを前方およ び後方リンクとともに適当な宛先待ち行列121に格納

作する簡単な方法を提供するものである。

する。

【0053】スケジューラ118は、グルー論理113 によって定められる順序にしたがって待ち行列121か らのデータを書き出す。さらに、スケジューラ118が 05 特定の宛先待ち行列121から転送路データを書き出す とき、スケジューラ118はこの宛先待ち行列121か ら対応するリンクリストによって定められる順序にした がって待ち行列エントリを検索し、出所ポート33と宛 先ポート33への新しいフレームの転送の要求をアービ 10 トレータ123に送る。アービトレータ123は、関係 するポートが使用可能であればスイッチモジュール36 にMDN42を介して適当なデータ転送路を相互接続さ

【0054】スケジューラ118が、セントリ104か 15 らのあるフレームに対応する fbsy信号を受け取る と、スケジューラ118はこのfbsy信号に対応する 待ち行列エントリを取り、この待ち行列エントリをその データの出所であるポート33に対応する宛先待ち行列 121に移動して、そのデーフレームタが最終的にもと 20 のポート33に戻されるようにする。

【0055】スケジューラ118が、あるフレームに対 応する削除信号を受け取ると、スケジューラ118はそ のフレームに対応する待ち行列エントリを削除する。こ の削除されるフレームは前にセントリ104からのfb 25 sy信号によってもとの出所ポート33に対応する待ち 行列に入れられたものであることに注意しなければなら ない。

【0056】アービトレータ123は、任意の適当な論 理、好適にはFPGAを用いて構成される状態機械で構 30 成される。アービトレータ123はポートインテリジェ ンス機構73の状態を追跡し、ポートインテリジェンス 機構73がデータの送受信を行なえるかどうかを判定 し、ポートインテリジェンス機構73間の接続を調整す る。すなわち、アービトレータ123はポートインテリ 35 ジェンス機構73の状態/制御論理85 (図2) によっ て生成される送信ready (txready) 信号、 混合ready信号、混合バスready信号、および 受信ready (rxready) 信号をモニターす る。また、アービトレータ123が特定の出所ポート3 40 3から特定の宛先ポート33ヘデータを転送するための 転送要求信号をスケジューラ118から受け取ると、ア ーピトレータ123はこの転送がクラス1 (回路切り換 え)であるかクラス2 (フレーム切り換え)であるかを 判定する。

【0057】クラス1である場合、アーピトレータ12 3はこの特定の出所ポート33と宛先ポート33がデー 夕の送信と受信の両方に使用できるかどうかを判定す る。これはクラス1転送は双方向であり、スイッチ30 を介した専用のデータ転送路を必要とするためである。

の出所ポート33が転送可能であるか、また特定の宛先ポート33がデータフレームを受信できる状態であるかどうかを判定する。

【0058】ポート33が転送(クラス1あるいは2) を行なえる状態ではないとき、アービトレータ123は スケジューラの要求を拒絶し、スケジューラ118は後 で転送要求が最終的に認められるまで任意の適当なアル ゴリズムを用いて再度この転送要求を送る。アービトレ ータ123によって転送要求が認められると、アービト レータ123はMDN42が適当な出所ポート33を適 当な宛先ポート33に接続するようにMDN42 (図 1)を制御する。さらに、データ転送要求がアービトレ ータによって認められたとき、アービトレータ123は スケジューラ118にスケジューラクリア信号を送り、 スケジューラ118に関係するリンクリスト待ち行列か ら関係する待ち行列エントリを削除させる。また、アー ピトレータ123はタイマ108にタイマクリア信号を 送って転送されるデータフレームに対するタイマの内部 f b s y / 削除クロックをクリアする。

【0059】アービトレータ108は、さまざまな態様で構成して上述した機能を達成することができる。しかし、アービトレータ108の好適なアーキテクチャと方法論は次に述べるとおりである。ここに説明するアービトレータ108は、スケジューラ104からの要求121が1つも拒絶されることのないように、資源の割り当ての公平性を保証するための公平性保証アルゴリズムを実施する点で好適である。つまり、このアービトレータ108は、すべての転送要求が適切な時間にサービスされ、確率に依存しないようにするものである。

【0060】次に、公平性保証アルゴリズムについて説 明する。この公平性保証アルゴリズムは、光ファイバー スイッチ30を介したあらゆるデータ転送要求が常にサ ービスされるようにし、それによって対応するデータが スイッチ30を介して1つのポート33から他のポート 33に経路指定されるようにする。従来の多くの場合の ように、各ポート33が厳密に利用可能性に応じて割り 当てられる場合、所望のポート33へのアクセスが常に 拒絶されるデータが出てくる。この問題はポートアクセ スのプロトコルにおける共鳴あるいは繰り返しパターン によってより深刻になる場合がある。すなわち、長いシ ーケンスによって1つあるいはそれ以上のポート33へ の非常に規則的で周期的なトラヒックパターンが生じる 場合がある。このパターンがポート資源の割り当てに一 致する場合、このシーケンスはポート資源の調整を不当 に終了し、他のシーケンスを遅くする可能性がある。

【0061】アービトレータ123内に採用することのできる非常に有効な公平性保証アルゴリズムの一例を説明する。この公平性保証アルゴリズムは、拒絶された転送要求を含むポートへのアクセスのためのシーケンスを確立することによってデータが最終的にあるポートに転

送されることを保証するものである。このシーケンスは たとえば待ち行列あるいはその他の表示機構を用いて実 施することができる。さらに、このシーケンスは任意の 所望の順序付けアルゴリズムあるいは順序付け法を実行 05 することができる。

【0062】しかし、本実施形態では、このシーケンス は1つの"ネクスト・イン・ライン(次)"標識を用い て簡単に、また有効に実施することができる。すなわ ち、"次"宛先標識が宛先ポートとしてのある特定のポ 10 ートについて"次の"転送要求を同定する。また、出所 ポートとしてのそれぞれのポートについて、"次の"転 送要求を同定する"次"出所標識がある。基本的には、 あるフレーム転送要求があるポート(出所あるいは宛先 ポート) へのアクセスを拒絶され、そのポートへのアク 15 セスを待っている他のフレーム転送要求がない場合、こ の拒絶されたフレーム転送要求は、そのポートにアクセ スすべき"次の"転送要求となる。同じポートを必要と する後続のフレーム転送要求は、そのポートがこれら後 続のフレーム転送要求のあった時点で使用可能であるか 20 否かにかかわりなくアクセスを拒絶される。このシステ ムは次の次転送要求のみを格納し、後続のフレーム転送 要求を格納しないことによって機能する。これは、宛先 待ち行列は所定の順序で (本実施例では順に) サービス されるためである。最後に、次転送要求の識別のみが保 25 持されるため、必要なメモリと複雑性が最小限になるこ とに注意しなければならない。

【0063】後に詳述するように、クラス1およびクラス2の両方のデータ転送を可能にするためには、ポート33に関係付けられるネクスト・イン・ライン標識(宛30 先および出所)は次のように設定される。あるポート33の次宛先標識は(a)そのポートの宛先待ち行列内のあるフレームが次の宛先であることを示す"dstQ"あるいは(b)そのポートのrx(ビッチャ)側のクラス1転送を示す"SOFc1"のいずれかに設定することができる。さらに、あるポート33の次出所標識は(a)"空"あるいは(b)特定の宛先待ち行列121のいずれかに設定することができる。

【0064】図4にはこの公平性保証アルゴリズム、より詳細には参照符号130で示すネクスト・イン・ライ40 ン公平性保証アルゴリズムを理解するためのデータ経路指定法の一例を示す。同図において、矢印130で示すデータ転送が現在進行中であり、同時に他の4つのデータフレームが、さまざまなポート33へのアクセスをめぐって光ファイバースイッチ30内で競合している。スケジューラ待ち行列121に示すように、ポートp1からポートp2へのあるフレーム(待ち行列Qp2内のフレーム"1,1";最初の桁は出所ポートを示し、第2の桁はパッファすなわち出所ポートにおけるメモリブロックを示す)がポートp1からポートp3への他のフレーム(待ち行列Qp3内のフレーム"1,2")と競合す

る。しかし、ポートp1はすでにフレームを転送中であるため、上記の転送要求はいずれもこの時点では認められない。待ち行列サービスは使用可能な宛先ポート33に対応する待ち行列に順次提供されるため、待ち行列p2の直後にサービスされる。これを参照符号131で示す。したがって、待ち行列p3は出所ポートとしてのポートp1については次の出所であり、p1の次出所ポート標識は待ち行列p3を示す(簡単に示せば"次のSP[1]=3")。

【0065】クラス1データ転送(図4には"SOFc1"で表わす)の場合、状況はより複雑である。クラス1データ転送には、宛先ポート33のtx(データを受け取る)側だけでなく、その出所ポート33のtx側をも必要とする。したがって、出所ポートp3からポートp1へのクラス1データ転送は、ポートp3を宛先とするフレームが転送されるまで待たねばならない。これは、ポートp3の次宛先標識を(そのポートのrx(ビッチャ)側のクラス1データ転送を示す)"SOFc1"にセットすることによって、宛先ポートとしてのポートp3の次の宛先としてポートp3においてSOFc1転送を確立することによって行なわれる。さらに、図4の待ち行列p3内のフレーム"1,2"もまた宛先ポートとしてのポートp3の次の宛先であり、これは"次のDP[3]=dstQ"で示される。

【0066】公平性保証アルゴリズムが採用されると、 スケジューラ118内の待ち行列121からの待ち行列 エントリの削除は特に煩雑になる。たとえば、待ち行列 Qp3内のフレーム"1, 2"が削除される場合を考え る。この場合、フレーム"1, 2"は待ち行列 Qp 3 の先 頭から削除するだけでなく、これらのポートに対応する 次出所標識および宛先標識からも削除しなければならな い。これを行なわないと、"デッドリ・エンプラス"が 起こることがある。たとえば、待ち行列Qp1内のフレー ム"3,1"(すなわちSOFc1転送)をポートp3 の次出所標識 (すなわち次のSP [3] = 1) で指定した とする。しかし、これは次のDP[3] =dstQによって阻 止される。待ち行列Qp3のフレーム"1,2"が削除さ れると、ポートp3を宛先とするフレーム"3,2"は 次の宛先にアクセスすることができるが、その所望の出 所ポートへのアクセスを得ることはできない。さらに、 次の出所ポートへのアクセスを持つフレーム"3,1" は所望の次宛先ポートを得ることができない。この状態 は無期限に続く場合がある。

【0067】次に、公平性保証機構を用いたアービトレータについて説明する。図5から図8は、その動作のさまざまな段階で前述した公平性保証アルゴリズムを採用したアービトレータ108の、アーキテクチャと方法を示すフローチャートである。これらの図に示す機能は、ハードウエア、ソフトウエア、あるいはその両者の組み合わせによって達成することができる。しかし、本実施

形態では、アービトレータ108は多数のレジスタ/メモリアレーとつながった多数の論理状態機械として高速ハードウエア内に構成される。すなわち、状態機械を用いて図5から図8のそれぞれのフローチャートに示す方35 法が実行され、レジスタ/メモリアレーは、次出所標識および宛先標識および次に説明するその他の必要なデータを格納するように構成される。

【0068】図5のフローチャート132は、高レベルの方法論を示し、結線122(図3)を介してスケジュ10 ーラ104から発せられるそれぞれの転送要求についてアービトレータ123によって実行される。図5から図8に示すフローチャートでは、アービトレータ123は転送要求に対してMDN42("MDN許可")あるいはIDN44("IDN許可")の使用を認めることが15できる。アービトレータ123は転送要求に対して、宛先としてのポート33の使用("dpNotFree")、出所としてのポート33の使用("spNotFree")、およびIDN44の使用("imixNotFree")を拒否することがある。

20 【0069】まず、フローチャートブロック133に示すように、スケジューラ118からの転送要求がデータの宛先または出所として要素コントローラ(EC)58を含むかどうかが判定される("dp=EC又はsP=EC?")。含まれる場合、フローチャートブロック134に示すように、図6に示す方法がアービトレータ108によって実行される。

【0070】データ転送要求がEC58に関係しない場合、アービトレータ108はフローチャートブロック135に示すように転送要求がIDN44を使用するものであるかを判定する。基本的には、問題は出所ポートあるいは宛先ポートがデータ転送路の確保を必要とするクラス1転送にすでに関係しているかどうかである("クラス1[dp]又はクラス[sp]1?")。IDN44はMDN42がクラス1転送のために使用できないときデータの転送に用いられる。混合接続が発生する場合、アービトレータはフローチャートブロック136に示すように、図7に示す方法を実行する。

【0071】IDN44がこの転送要求に使用されない場合、アービトレータ108はフローチャートブロック 137に示すようにMDN42上にクラス1接続を確立すべきかどうかを判定する("SOFc1?")。クラス1接続を行なわなければならない場合、アービトレータはフローチャート138に示すように図8に示す方法を実行する。

45 【0072】次に、アービトレータ108は宛先としてのこの宛先ポートについて宛先公平性保証機構130°を採用する。フローチャートブロック139("次のDP [dp]=SOFc1?")に示すように、この転送要求の宛先ポートに対応する次宛先標識がクラス1接続を示すかどうかが判定される。YESであれば、この転送要求

はフローチャートブロック141に示すように拒絶される ("dpNotFree")。これは、前の要求が優先権を持っためである。

【0073】この次宛先標識は、宛先ポートを指定していない場合、フローチャートブロック142に示すように、アービトレータ108はこの次宛先標識を、サービスされている現在の待ち行列を指定する、すなわちそのポートの待ち行列内のあるフレームが次の宛先であることを指定するように設定する。

【0074】次に、アービトレータ108は出所として のこの出所ポートに対して出所公平性保証機構130" を採用する。前の要求が同じ出所ポートを出所とするも のである場合、この前の要求は現在の要求の前にアクセ スを認められる。そうでない場合、現在の要求は出所と してこの特定の出所ポートへのアクセスを認められる。 より詳細には、ブローチャートブロック143 ("次の SP[sp]!=NULL & 次のSP[sp]!=dp?") において、 現在の転送要求によって指定された出所ポートのネクス ト・イン・ライン標識が空であるか、あるいは次ポート がすでに指定されているかが判定される。すでに指定さ れている場合、この出所ポートへのアクセスはフローチ ャートブロック144に示すように拒絶される ("spNo tFree")。空である場合、この出所ポートの次出所標 識はこの転送要求に指定され、フチャートブロック14 5に示すように現在サービスされているた宛先ポートに 対応するように設定される ("次のSP [sp] =dp")。 【0075】次に、フローチャートブロック146に示 すように現在の出所ポートがデータの送出が可能である かどうかが判定される ("sPFree [sp] ?")。基本的 には、この特定の出所ポートからのアメアeady信号 が調べられる。送出可能でない場合、フローチャートブ ロック144に示すように、この出所ポートは使用不能 であり、転送要求は拒絶される("spNotFree")。使 用可能である場合、アービトレータ108はレートマッ チングを行なう。本発明では、レートマッチング機能は オプションであり、光ファイバースイッチ30 (図1) のスループットレートを操作する能力を必要とする。光 ファイバースイッチ30(図1)を介してデータが搬送 される速度はMDN42内に一連のパラレルデータバス を設け、データを同時に転送するMDN42のバスの数 を設定することによって操作することができる。

【0076】このレートマッチング法は、フローチャートブロック147から149に示すように実行される。出所ポートのピットレートが宛先ポートのピットレートより大きい場合、MDN42を介した転送のピットレートが宛先ポートのレートとして設定される。あるいは、このレートは出所ポートのレートに設定される。最後に、フローチャートブロック150に示すようにMDN42へのアクセスが認められる("MDN許可")。

【0077】図6は、EC58へのアクセス要求を含む

フローチャートプロック134に示す方法を説明するものである。EC58へのアクセスはIDN44を介して発生する。まず、図6に示すように、EC58がフローチャートプロック151に示すように所期の出所ポート05であるか宛先ポートであるかが判定される("EC=Φ?")。EC58が所期の宛先ポートである場合、公平性を保証するために出所としてのこの出所ポートに対して出所公平性保証機構130"が用いられる。前の要求が同じ出所ポートを宛先とするものである場合、この前0の要求は現在の要求の前にアクセスを認められる。そうでない場合、現在の要求は出所としてこの特定の出所へのアクセスを認められる。

【0078】このとき、フローチャートブロック152に示すように、EC(出所ポート)の次出所標識が空で15 あるかあるいはすでに指定されているかどうかが判定される("次のSP[sp]!=sp=NULL & 次のSP[sp]!=dp?")。すでに指定されている場合、フローチャートブロック153に示すようにこの要求は拒絶される

("ImixNotFree")。空である場合、EC58の次出20 所標識はフローチャートブロック154に示すように現在の要求に設定される("次のSP[sp]=dp")。

【0079】次に、IDN44が使用可能であるか ("ImixRX[sp]?")またこの出所ポートが使用可能 であるか("sPFree[sp]?")が照会される。使用可能 25 でなければ、フローチャートブロック153に示すよう にIDN44へのアクセスは拒絶される("ImixNotFre e")。使用可能である場合、フローチャートブロック 156に示すように、この要求がクラス1データ転送を 含むものであるかどうかが判定される("SOFc

30 1")。クラス1データ転送を行なう必要がない場合、この転送要求はIDNへのアクセスを認められ("IDN許可")、クラス2データ転送が発生する。クラス1転送を行なわなければならない場合、アービトレータ108によってフラグがセットされ、このフラグがスイッ35 チモジュール36に送られ、スイッチモジュール36が双方向のクラス1データフローを可能にするようにセットアップされ、IDN44へのアクセスが認められる("IDN許可")。

【0080】フローチャートブロック151に戻ると、40 EC58が出所ポートである場合、フローチャートブロック158に示すように、この出所ポートがIDNを使用するものであるか、すでにクラス1転送に関与しているかどうかが判定される("dPImixがSOFc1 Andクラス1[dp]?")。上記のいずれかが肯定されると、フローチャートブロック159に示すようにこの転送要求は拒絶される("dpNotFree")。否定されると、処理はフローチャートブロック161に移行する。【0081】フローチャートブロック161から、アービトレータ123は宛先としてのEC58(すなわち宛50 先ポート)に対して宛先公平性保証機構130,を用い

る。ブロック161に示すように、この宛先ポートに対応する次宛先標識が前の転送要求からのクラス1データ転送を指定するものであるかどうかが照会される。YESである場合、フローチャートブロック159に示すようにこの要求は拒絶される("spNotFree")。NOである場合、EC58に対応する次宛先標識はフローチャートブロック162に示すように現在の転送要求の宛先待ち行列に設定される("次のDP[dp]=dstQ")。

【0082】さらに、フローチャートブロック163に 示すように、IDN44がこの宛先ポートへのデータ転 送に使用できるかどうかが判定される ("imixTc[dp] ?")。基本的には、IDN44からのこの宛先ポート に対応するtxready信号が調べられる。使用可能 でない場合、フローチャートブロック164に示すよう に、アクセスは拒絶される ("ImixNotFree)"。使用 可能である場合、フローチャートプロック165に示す ように、クラス1転送を確立すべきであるかどうかが判 定される("SOFc1?")。クラス1接続を確立す べき場合、フローチャートブロック166に示すよう に、スイッチモジュール36を構成するようにフラグが セットされ ("クラス1[dp]=1")、IDN 44への アクセスが認められる ("IDN許可")。クラス1接 続を確立する必要がない場合、IDN44を介してクラ ス2接続が発生する。

【0083】IDN44にアクセスする方法は図7に示し、次に説明する通りである。まず、フローチャートブロック168に示すように、この転送要求がクラス1転送あるいはクラス2転送のどちらを要求するものであるかが判定される("SOFc1?"。クラス1転送を行なうべき場合、フローチャートブロック169に示すように、出所ポートがすでにクラス1転送状態であるかどうかが判定される("クラス [sp]?")。YESである場合、フローチャートブロック171に示すようにこの要求は誤りであり、拒絶される("ディスクSCI")。フローチャートブロック169でこの出所ポートがクラス1接続されていないと判定されると、アクセスは拒絶される。これは、フローチャートブロック172に示すように、この宛先ポートは空いていないためである("spNotFree")。

【0084】フローチャートブロック168においてクラス2接続を確立すべきことが判定される場合、次にフローチャートブロック173に示すように、この宛先ポートが混合転送、クラス1転送のいずれに関与しているかが照会される("!dPImix&クラス1[ф]?")。YESである場合、フローチャートブロック172に示すようにこの宛先ポートは使用不能であることからこの転送要求は拒絶される("dpNotFree")。

【0085】NOである場合、アービトレータ123は 宛先公平性保証機構130°を用いてこの宛先ポートの 宛先としての公平性を保証する。この宛先ポートを宛先 として使用する要求がそれ以前に存在した場合、この前の要求が現在の要求に先だって認められる。この場合、フローチャートブロック174に示すように、この転送要求の宛先ポートに対応する次宛先標識がクラス1転送05を示しているかどうかが照会される("次のDP[dp]=SOFc1")。YESである場合、この宛先ポートは空いておらず("dpNotFree")、この転送要求は公平性保証機構y前記通常モードされる。NOである場合、処理は続行され、フローチャートブロック175に示すようにこの宛先ポートの次宛先標識はこの転送要求に示される現在の待ち行列に設定される("次のDP[dp]=dstQ"Z).

【0086】出所公平性保証アルゴリズム130、がこ の出所ポートの出所としての公平性を判定する。前の要 15 求が同じ出所ポートを出所とするものであった場合、こ の前の要求が現在の要求に先だってアクセスを認められ る。そうでない場合、現在の要求がこの特定の出所ポー トを出所とするアクセスを求められる。より詳細には、 フローチャートブロック176に示すように ("次のSP 20 [sp]!=NULL & 次のSP[sp]!=dp? ")、この転送要求に よって同定される出所ポートの次出所標識が空であるか 指定されているかが判定される。すでに指定されている 場合、フローチャートブロック177に示すように、 I DN44は使用不能であり、この転送要求は拒絶される ("ImixNotFree")。空である場合、次出所標識はフ ローチャートブロック177に示すように現在の転送要 求によって同定される宛先ポートに設定される ("次の SP[sp]=dp").

30 示すように、IDN 4 4 がこの特定の出所ポートから特定の宛先ポートにデータの転送を行なえる状態であるかどうか、また出所が現在空いているかどうかが判定される ("imix R X [sp] & imix T X [dp] & sP Free[sp]")。このとき、出所ポートに対応する IDN 4 4の35 rxreadyと宛先ポートに対応する IDN 4 4のtxreadyが調べられる。YESである場合、この要求は IDN 4 4へのアクセスを認められる ("IDN許可")。NOである場合、フローチャートブロック 177に示すようにこの転送要求は拒絶される ("ImixNotF40 ree")。

【0087】最後に、フローチャートブロック178に

【0088】クラス1接続に対する要求を実行する方法は図8のフローチャートに示し、次に説明する通りである。まず、フローチャートブロック181 ("次のDP[dp]=SOFc1")において、アービトレータ123が 宛先公平性保証機構130°を用いてこの宛先ポートの 宛先としての公平性を保証する。すなわち、この宛先ポートの次宛先標識がすでにクラス1接続に設定されているかどうかが判定される。YESである場合、フローチャートブロック182に示すように、この特定の宛先ポ50 ートへのアクセスと転送要求は拒絶される ("dpNotFre

e")。宛先ポート標識からこの宛先ポートが現在クラス1接続されていないと判定される場合、この宛先ポートの次宛先標識はフローチャートプロック183に示すようにこの転送要求に対応する現在の待ち行列に設定される("次のDP[dp]=dstQ")。

【0089】次に、アービトレータ123は宛先公平性保証機構130°を用いてこの出所ポートの宛先としての公平性を保証する。この場合、フローチャートブロック184に示すように、現在の転送要求によって同定される出所ポートの次宛先標識が、現在の転送要求を出した現在の宛先待ち行列に設定されているかどうかが照会される("次のDP[sp]=dstQ?")。YESである場合、この出所ポートは空いておらず、フローチャートブロック185に示すようにこの転送要求は拒絶される("spNotFree")。NOである場合、フローチャートブロック186に示すように、現在の出所ポートの次宛先標識はクラス1転送として指定される。

【0090】さらに、出所公平性保証機構130"を用いてこの宛先ポートの出所としての公平性が保証される。フローチャートブロック187に示すように、この宛先ポートの次出所標識が空であるか、すでにある宛先ポートに指定されているかが判定される("次のSP[dp]!=Null & 次のSP[dp]!=DP?")。YESである場合、ブロック182でこの転送要求を拒絶することによってこの出所ポートへのアクセスが拒絶される("dpNotFree")。まだ指定されていない場合、フローチャートブロック188に示すように、この宛先ポートの次出所標識がこの転送要求の現在の宛先ポートに設定される("次のSP[dp]=dp")。

【0091】次に、この出所ポートについて出所公平性保証機構130"が用いられる。このアルゴリズムはフローチャートブロック189から始まり、このブロックでは、この出所ポートの次出所標識が空であるか、使用されているかが判定される。使用されている場合、フローチャートブロック185に示すようにこの出所ポートは空いておらず、転送要求は拒絶される("spNotFree")。空である場合、この出所ポートの次出所標識はブロック191に示すようにこの転送要求の現在の宛先ポートに設定される("次のSP[sp]=dp")。

【0092】フローチャートプロック192に示すように、この出所ポートが宛先ポートとして使用可能であるか("sp Free[sp]?")、また宛先ポートは出所ポートとして使用可能であるか("spFree[dp]?")が判定される。NOである場合、フローチャートプロック185に示すようにこの転送要求は拒絶される("spNotFree")。YESである場合、フローチャートプロック193に示すように、この出所ポートが宛先ポートとして使用可能であるかどうかが判定される("dpFree[sp]?")。NOである場合、フローチャートプロック182に示すように、この転送要求は拒絶される("dpNotF

ree ")。そうでない場合、この転送要求が認められ ("MDN許可")、MDN42へのアクセスが発生す る。

【0093】クローザ128は、任意の適当な論理、好 適には市販のFPGAを用いた状態機械で構成される。 クローザ128はCDN43への結線131を介してポート33に関する送信状態ready信号(xrefready:状態情報の転送が可能であるか否かを示す)をモニターする。クローザ128はシーケンサ10 101にインターフェースして、CDN切り換えコマンドを実行し、また状態信号の集合について宛先ポートコマンドを実行する。さらに、クローザ128はフレーム統計をとり、ECインターフェース133に増分カウントコマンドを送る。この統計と増分カウントは高レベル最適 15化アルゴリズムによるネットワークの性能とネットワーク管理の最適化に用いられる。

【0094】ECインターフェース133はDSP等の任意の従来の処理機構を用いて構成される。ECインターフェース133はシリアル結線135を介して転送路20割り当てシステム50を要素コントローラ58(図1)にインターフェースする。ECインターフェース133は要素コントローラ58からのコマンドを受け取り、このコマンドからパケットを構築し、要素コントローラ58からの読み出しあるいは書き込みコマンドを実行するように転送路割り当てシステムのメモリの維持とアクセスを行ない、アドレス確認テーブル情報を変更するためにセントリ104にコマンドを送り、専用のシリアルポート135を介してタイマ108にコマンドを送る。

【0095】次に、上述の転送路割り当てシステム50の動作を説明する。新しい転送路割り当てシステム50を有する光ファイバースイッチ30の全体的動作を、図1から図3を参照して説明する。より詳細には、新しいデータフレームが光ファイバースイッチ30を介して経路指定されるクラス2データ転送とポート33の間で双5方向の専用のデータ転送路が確立されるクラス2データ転送を参照して説明する。

【0096】まず、データフレームは出所ポート(p1~pi)33からチャンネルモジュール32の受信メモリ84に送られる。この出所ポート33に対応する状態40/制御論理85が状態MUX41にrxready信号を出力し、状態MUX41はこのrxready信号をセントリ104に送る。このrxready信号に基づいて、セントリ104は新しいフレームがあることを認識し、シーケンサ101にこの新しいフレームの出所ポ45 ート33に対応する状態/制御論理85に対して転送路データを要求するように要求する。この転送路データには、出所識別(SID)、受信メモリ84におけるこのフレームの場所を表わすパッファ番号、宛先ポート識別(DID)、およびクラス標識(クラス1あるいは2)

50 が含まれる。

【0097】シーケンサ101はCDN43に一連の制御コマンドを送って、CDNをその出所ポート33に対応する状態/制御論理85にこの新しいフレームに関係付けられた転送路データを送らせるようにセットアップする。すると、CDN43はこの新しいフレームの転送路データを状態/制御論理85からセントリ104に転送させる。セントリ104はSIDを確認し、DIDを特定の宛先ポート33にマッピングする。DIDかSIDのいずれかが無効である場合、そのフレーム自体の代わりにフレーム拒絶信号が状態/制御論理85の待ち行列に入れられる。

【0098】セントリ104は、タイマ108とスケジューラ118の両方に新しいフレームがあることを知らせる。タイマはbsy/削除クロックを起動する。さらに、セントリ104は同時にスケジューラ118に追加信号を送る。スケジューラ118はセントリ104からの追加信号に関係付けられた宛先待ち行列標識に基づいて使用すべき待ち行列を判定する。この追加信号中の末尾ベースポインタアドレスは、この新しいフレームに対応する転送路データが追加される所望の宛先待ち行列の最後尾にアクセスするのに用いられる。スケジューラ118は出所ポート標識、(受信メモリ84内の)出所バッファ番号、およびクラス標識を用いて特定の宛先待ち行列内に待ち行列エントリを生成し、この待ち行列エントリはこの特定の宛先待ち行列121の末尾に入れられる。

【0099】タイマ108が、アービトレータ123からタイマクリア信号を受け取る前にタイマ108においてfbsy期間が経過すると、タイマ108はセントリ104にfbsy信号を送り、セントリ104はスケジューラ118にfbsy信号116を送る。このとき、スケジューラ118はこのfbsy信号に対応する待ち行列エントリを取り、この待ち行列エントリをデータの出所であるポート33に対応する待ち行列に移動し、これによってこのデータは最終的にはその出所ポートに返される。

【0100】タイマ108が、アービトレータ123からタイマクリア信号を受け取る前に、タイマ108で所定の削除期間が経過すると、タイマ108はグルー論理113に削除信号を送り、グルー論理113はスケジューラ118に削除信号を送る。このとき、スケジューラ118はこの満了した削除期間に対応する(前にもとのポートに対応する待ち行列121に入れられた)待ち行列エントリを削除する。

【0101】待ち行列エントリが、スケジューラ118によって待ち行列121に入れられるとき、スケジューラ118は同時にアービトレータ123に特定のデータ結線と宛先ポート33に対する転送要求を送る。スケジューラ118はグルー論理113から次宛先ポート信号を受け取り、この次宛先ポート33に対応する待ち行列

の先頭の待ち行列エントリを検索する。スケジューラ1 18はこの検索された待ち行列エントリに対応してアー ピトレータ123に転送要求を送る。

【0102】アービトレータ123は、出所ポートおよ 05 び宛先ポートのインテリジェンス機構73からの状態信 号(たとえば、rxready信号、混合ready信 号、混合バスready信号およびtxready信 号)を継続的にモニタし、これらの特定の出所ポートお よび宛先ポート33がデータのやりとりが可能な状態で 10 あるかどうかを判定する。アービトレータ123はこの 転送がクラス1転送であるかクラス2転送であるかを判 定する。クラス1である場合、アービトレータ123は この特定の出所ポート33および宛先ポート33の両方 がデータの送信と受信の両方を行なうことができる状態 15 であるかどうかを判定する、これはクラス1転送には専 用の転送路が必要であるためである。 クラス 2 である場 合、アーピトレータ123はこの特定の出所ポート33 からの転送が可能であるかどうか (すなわち出所ポート 33についてrxready信号が出ているか)、また 20 この特定の宛先ポート33が新しいフレームを受信でき るかどうか(すなわち宛先ポート33についてtxre ady信号が出ているか)を判定する。

【0103】ポート33が(クラス1あるいはクラス2の) 転送を行なうことのできる状態ではないとき、アー25 ピトレータ123はスケジューラの転送要求を拒絶し、スケジューラ118は転送要求が最終的に認められるまで転送要求を繰り返す。

【0104】アービトレータ123がクラス1転送要求を認めると、アービトレータ123はMDN42あるいはIDN44がデータ転送路を確保し、適当な出所ポート33を適当な宛先ポート33に接続するようにMDN42あるいはIDN44を構成する。さらに、アービトレータ123がクラス2転送要求を認めると、アービトレータ123はこの新しいデータフレームがその出所ポ35ート33に対応する出所受信メモリ84から適当な宛先ポート33に送られるようにMDN42あるいはIDN44を構成する。

【0105】クラス1データ転送あるいはクラス2データ転送のいずれかが認められると、シーケンサ101は 2の宛先ポート33に対応する特定の状態/制御機構85のセットアップを可能にするためにこの機構にデータの着信が予想されることを知らせる。また、アービトレータ123は、スケジューラ118が対応する宛先待ち行列から関連の待ち行列エントリを削除するようにスケジューラ118にスケジューラクリア信号を送り、またタイマ108にタイマクリア信号を送ってこのフレームに対応するタイマの内部fbsy/削除クロックをクリアする。さらに、タイマ108がそのクロックをクリアした後、タイマ108は出所ポート33に対応する状態 /制御論理85に制御信号を送って、受信メモリ84に

この新しい信号(あるいはフレーム拒絶信号)をスイッチモジュール36と宛先ポート33に送らせる。

【0106】クローザ128は、転送が発生したことを確認し、この転送に関する統計を収集することによってフレーム転送を終了する。クローザ128はシーケンサ101を介したこのフレームの転送の状態をシーケンサ101を介して要求する。これに対して、宛先ポートインテリジェンス機構73がクローザ128にこの状態を知らせる。この状態情報には少なくとも、CRCエラー、空フレーム、fbsy、拒絶フレーム(不良SIDあるいはDID)、SOFc1、混合、および出所ポート番号が含まれる。クローザ128はECインターフェース133にカウント値をインクリメントするように指示し、ECインターフェース133は適当なカウント値をインクリメントする。

【0107】当業者には、転送路割り当てシステム50の実施例とその方法および光ファイバースイッチ30に対して本発明の原理から逸脱することなくさまざまな変更や修正を加えうるものであることが理解されるであろう。かかる変更や修正はすべて特許請求の範囲に示す本発明の範囲に該当するものである。

【0108】以上の内容をまとめると、次のようになる。

1. 光ファイバーネットワークにおいて光ファイバーチ ヤンネル (32) を選択的に相互接続する光ファイバー スイッチ(30)を介した高性能のデータ転送のための 転送路割り当てシステム (50) であって、前記チャン ネル (32) のそれぞれに対応する複数のポート (3 3) と、出所ポート (33) から着信した新しいデータ フレーム (11) を格納するための前記ポート (33) に関係付けらたメモリ手段(84)と、前記ポート(3 3)を相互接続するように構成された分配ネットワーク (362) と、前記メモリ手段(84)が前記新しいデ ータフレーム (11) を受け取ったことを判定するよう に構成された、前記メモリ手段(84)につながったセ ントリ(104)と、前記ポート(33)のそれぞれに 対応する宛先待ち行列 (121) を維持するため、前記 セントリ(104)が前記新しいデータフレーム(1 1) の受信を判定した後前記セントリ(104) から前 記新しいデータフレーム(11)に関する、出所ポート (33) を同定し、前記メモリ手段(84) 内における 前記フレームの位置を同定するメモリアドレスを同定す る出所ポート標識と宛先ポート (33) を同定する宛先 ポート標識を含む転送路データを受け取るように構成さ れ、また前記転送路データを前記宛先ポート (33) に 対応する宛先待ち行列(121)に入れ、前記宛先待ち 行列(121)から前記転送路データを検索するように 構成されたスケジューラ(118)と、前記分配ネット ワーク(36)を制御するように構成され、前記スケジ ユーラ (118) と前記ポート (33) につながれ、前

記宛先ポート(33)が他のフレーム転送要求をサービスするためにビジーであること、および前記宛先ポート(33)が前記フレーム転送要求を受けることができることを判定するように構成され、また利用可能性に基づいて前記転送要求を拒絶および許可するように構成されたアービトレータ(123)と、データ(11)の出所としての前記出所ポート(33)への将来のアクセスの順序を決めるための前記出所ポート(33)に関係付けられ、前記順序は拒絶された転送要求に対応する少なくとも1つの宛先ポート(33)を含む出所公平性保証手段(130")と、からなることを特徴とする転送路割り当てシステム(50)。

【0109】2.前記出所公平性保証手段(130") は出所ポート(33)を1つだけ同定して前記順序を決 500次出所標識であることを特徴とする上記1に記載の 転送路割り当てシステム(50)。 3.前記アービトレータ(123)は前記転送要求はパケット転送を確立するための要求であるか専用転送路転

ケット転送を確立するための要求であるか専用転送路転送を確立するための要求であるかを判定するクラス判定 20 手段を有し、前記専用転送路転送が確立されるとき、前記アービトレータ(123)は前記宛先ポート(33)がデータ(11)の受信と送信の両方に使用可能であるか、また前記出所ポート(33)がデータ(11)の送信に使用可能であるかどうかを判定することを特徴とす 3上記1項又は2に記載の転送路割り当てシステム(50)。

【0110】4.前記データ(11)の宛先としての前記宛先ポート(33)への将来のアクセスの他の順序を決めるための前記出所ポート(33)に関係付けられた30 宛先公平性保証手段(130')であって、前記他の順序は前記宛先ポート(33)への他の拒絶された転送要求に対応する少なくとも1つの出所ポート(33)を含む宛先公平性保証手段(130')を有することを特徴とする上記1乃至3の何れかに記載の転送路割り当てシステム(50)。

【0111】5.前記データ(11)の宛先としての前記出所ポート(33)への将来のアクセスの他の順序を決めるための前記出所ポート(33)に関係付けられ、前記他の順序は前記出所ポート(33)への他の拒絶された転送要求に対応する少なくとも1つの出所ポート(33)を含む宛佐公平性保証手段(130)を有す

(33)を含む宛先公平性保証手段(130°)を有することを特徴とする上記1乃至4の何れかに記載の転送路割り当てシステム(50)。

【0112】6.前記データ(11)の出所としての前 45 記宛先ポート(33)への将来のアクセスの他の順序を 決めるための前記宛先ポート(33)に関係付けられ、 前記他の順序拒絶された転送要求に対応する少なくとも 1つの宛先ポート(33)を含む宛先公平性保証手段 (130")を有することを特徴とする上記1乃至5の 50 何れかに記載の転送路割り当てシステム(50)。 【0113】7.前記スケジューラ (118)は前記宛先待ち行列 (121)を順次サービスするように構成されたことを特徴とする上記1乃至6の何れかに記載の転送路割り当てシステム (50)。

【0114】8. 光ファイバーネットワークにおいて光 ファイバーチャンネル (32) を選択的に相互接続する 光ファイバースイッチ (30)を介した高性能のデータ 転送のための転送路割り当てシステム (50) であっ て、前記チャンネル(32)のそれぞれに対応する複数 のポート(33)と、出所ポート(33)から着信した 新しいデータフレーム (11) を格納するための前記ポ ート(33)に関係付けらたメモリ手段(84)と、前 記ポート(33)を相互接続するように構成された分配 ネットワーク (362) と、前記メモリ手段 (84) が 前記新しいデータフレーム (11) を受け取ったことを 判定するように構成された、前記メモリ手段(84)に つながったセントリ (104) と、前記ポート (33) のそれぞれに対応する宛先待ち行列 (121) を維持す るため、前記セントリ(104)が前記新しいデータフ レーム(11)の受信を判定した後前記セントリ(10 4) から前記新しいデータフレーム (11) に関する、 出所ポート (33) を同定し、前記メモリ手段 (84) 内における前記フレームの位置を同定するメモリアドレ スを同定する出所ポート標識と宛先ポート(33)を同 定する宛先ポート標識を含む転送路データを受け取るよ うに構成され、また前記転送路データを前記宛先ポート (33)に対応する宛先待ち行列(121)に入れ、前 記宛先待ち行列(121)から前記転送路データを検索 するように構成されたスケジューラ (118) と、前記 分配ネットワーク (36) を制御するように構成され、 前記スケジューラ (118) と前記ポート (33) につ ながれ、前記宛先ポート (33) が他のフレーム転送要 求をサービスするためにビジーであること、および前記 宛先ポート(33)が前記フレーム転送要求を受けるこ とができることを判定するように構成され、また利用可 能性に基づいて前記転送要求を拒絶および許可するよう に構成されたアービトレータ (123) と、データ (1 1) の宛先としての前記宛先ポート (33) への将来の アクセスの順序を格納するための前記宛先ポート (3) 3) に関係付けられ、前記順序は拒絶された転送要求に 対応する少なくとも1つの出所ポート(33)を含む宛 先公平性保証手段(130')とからなることを特徴と する転送路割り当てシステム(50)。

【0115】9. 対応するポート (33) を介して光ファイバースイッチ (30) に接続された光ファイバーチャンネル (32) を選択的に相互接続するための光ファイバースイッチ (30) を介したデータ (11) の効率的で信頼性の高い転送を保証する方法 (130) であって、前記スイッチ (30) において出所ポート (33) からの宛先ポート (33) に切り換えるベきデータ (1

1)を受け取るステップと、前記宛先ポート(33)が 前記データ(11)の受信に使用可能であること、およ び前記宛先ポート (33) が他のデータ (11) の受信 のためにビジーであることを判定するステップと、前記 出所ポート (33) が前記データ (11) の送信に使用 可能であること、および前記出所ポート (33) が他の データ(11)の送信のためにビジーであることを判定 するステップと、前記出所および宛先ポート (33) が 使用可能であるとき、前記出所ポート (33) から前記 10 宛先ポート (33) に前記データ (11) を転送するス テップと、前記出所および宛先ポート (33) のいずれ かがビジーであるとき、前記出所ポート (33) から前 記宛先ポート(33)に前記データ(11)の転送を拒 絶するステップと、データ(11)の出所としての前記 15 出所ポート (33) への将来のアクセスの順序を決める ため、前記順序は少なくとも1つの拒絶された転送要求 に対応する少なくとも1つの宛先ポート(33)の指定 を含むステップと、前記出所ポート (33) の前記ビジ ー状態が終わった後、前記順序に基づいて宛先ポート (33)の指定を獲得することによって拒絶された転送 要求を可能にすることを特徴とする方法 (130)。 【0116】10. 対応するポート (33) を介して光 ファイバースイッチ(30)に接続された光ファイバー チャンネル (32) を選択的に相互接続するための光フ 25 アイバースイッチ (30)を介したデータ (11)の効 率的で信頼性の高い転送を保証する方法 (130) であ って、前記スイッチ (30) において出所ポート (3 3) からの宛先ポート (33) に切り換えるべきデータ (11)を受け取るステップと、前記宛先ポート (3 3) が前記データ (11) の受信に使用可能であるこ と、および前記宛先ポート(33)が他のデータ(1 1) の受信のためにビジーであることを判定するステッ プと、前記出所ポート (33) が前記データ (11) の 送信に使用可能であること、および前記出所ポート (3 3) が他のデータ (11) の送信のためにピジーである ことを判定するステップと、前記出所および宛先ポート (33)が使用可能であるとき、前記出所ポート (3 3) から前記宛先ポート (33) に前記データ (11) を転送するステップと、前記出所および宛先ポート(3 3) のいずれかがビジーであるとき、前記出所ポート (33) から前記宛先ポート (33) に前記データ (1 1) の転送を拒絶するステップと、データ (11) の宛 先としての前記宛先ポート (33) への将来のアクセス の順序を決めるステップであって、前記順序は少なくと 45 も1つの拒絶された転送要求に対応する少なくとも1つ の出所ポート(33)の指定を含むステップと、前記順 序に基づいて出所ポートの指定を獲得することによって 拒絶された転送要求を可能にすることを特徴とする方法 (130).

50 [0117]

【発明の効果】以上のように、本発明の転送路割り当て システム (50) は、光ファイバーネットワークにおい て光ファイバーチャンネル (32) を選択的に相互接続 する光ファイバースイッチ (30)を介した高性能のデ ータ転送のための転送路割り当てシステム (50) であ って、前記チャンネル (32) のそれぞれに対応する複 数のポート(33)と、出所ポート(33)から着信し た新しいデータフレーム (11) を格納するための前記 ポート(33)に関係付けらたメモリ手段(84)と、 前記ポート(33)を相互接続するように構成された分 配ネットワーク (362) と、前記メモリ手段 (84) が前記新しいデータフレーム (11) を受け取ったこと を判定するように構成された、前記メモリ手段(84) につながったセントリ (104) と、前記ポート (3 3) のそれぞれに対応する宛先待ち行列(121)を維 持するため、前記セントリ (104) が前記新しいデー タフレーム (11) の受信を判定した後前記セントリ (104) から前記新しいデータフレーム (11) に関 する、出所ポート (33) を同定し、前記メモリ手段 (84) 内における前記フレームの位置を同定するメモ リアドレスを同定する出所ポート標識と宛先ポート (3 3)を同定する宛先ポート標識を含む転送路データを受 け取るように構成され、また前記転送路データを前記宛 先ポート (33) に対応する宛先待ち行列 (121) に 入れ、前記宛先待ち行列(121)から前記転送路デー タを検索するように構成されたスケジューラ (118) と、前記分配ネットワーク (36) を制御するように構 成され、前記スケジューラ (118) と前記ポート (3 3) につながれ、前記宛先ポート (33) が他のフレー ム転送要求をサービスするためにビジーであること、お よび前記宛先ポート (33) が前記フレーム転送要求を 受けることができることを判定するように構成され、ま た利用可能性に基づいて前記転送要求を拒絶および許可 するように構成されたアービトレータ (123)と、デ ータ(11)の出所としての前記出所ポート(33)へ の将来のアクセスの順序を決めるための前記出所ポート (33) に関係付けられ、前記順序は拒絶された転送要 求に対応する少なくとも1つの宛先ポート(33)を含 む出所公平性保証手段(130")と、からなるもので

【0118】したがって、本発明によれば、高性能で、さまざまなアプリケーションに対するフレキシビリティがあり、転送要求がポートの利用可能である確率に依存することなく最終的にスイッチによって処理されることを保証でき、回路切り換えとフレーム切り換えの両方を行なうことができる。

【図面の簡単な説明】

【図1】光ファイバーネットワーク用の高性能光ファイ バースイッチの概略回路図である。

【図2】図1の光ファイバースイッチのチャンネルモジ

ュール (CM) の概略回路図である。

【図3】図1の光ファイバースイッチ内の新しい転送路 割り当てシステムの概略回路図である。

【図4】図3のアービトレータに採用された公平性保証 05 アルゴリズムを示す概略図である。

【図5】図3のアービトレータのアーキテクチャと機能を示す高レベルフローチャートである。

【図6】図3のアービトレータのアーキテクチャと機能を図2の要素コントローラとの関連において示すフロー 10 チャートである。

【図7】図3のアービトレータのアーキテクチャと機能を図2の混合分配ネットワーク (IDN) との関連において示すフローチャートである。

【図8】図3のアービトレータのアーキテクチャと機能 15 をクラス1 (回路切り換え) データ転送ク (IDN) と の関連において示すフローチャートである。

【図9】ファイバーチャンネル規格にしたがって光ファイバーネットワークの光ファイバースイッチを介して通信される可変長フレームの概略図である。

20 【符号の説明】

11:可変長フレーム

12:フレーム始点 (SOF) 標識

14:ヘッダ

16:可変長データ

25 17: CRC (周期冗長検査) 符号

18:フレーム終点 (EOF) 標識

30:光ファイバースイッチ

32:光ファイバーチャンネル

33:ポート (p1~pi)

30 34:チャンネルモジュール

36:スイッチモジュール

37:電源

41:状態マルチプレクサ (MUX)

42:主分配ネットワーク (MDN)

35 43:制御分配ネットワーク (CDN)

44:混合分配ネットワーク (IDN)

45:プロセッサセレクタ

50:転送路割当システム

58:要素コントローラ (EC)

40 61:データリンク

62:状態/制御結線

64、116、117、122、126、134:結線

72:メモリインターフェースシステム

73:ポートインテリジェンス機構

45 84: 受信メモリ

85:状態/制御論理

86:送信メモリ

101:シーケンサ

103, 106, 107, 111, 112, 114, 1

50 31:制御結線

特開平8-251101

104:セントリ

108:タイマ

113:グルー論理

118:スケジューラ

121:宛先待ち行列 (Qp1~Qpi)

123:アービトレータ

124:データ結線

126:結線

128:クローザ

133:要素コントローラ (EC) インターフェース

135:シリアル結線


130:ネクスト・イン・ライン公平性保証アルゴリズ

05 ム


130': 宛先公平性保証機構 130": 出所公平性保証機構

131:待ち行列Qp3へのサービス


【図1】





【図2】





【図9】














フロントページの続き

(72)発明者ロビン・プルヒット
カナダ国オンタリオ州トロント メイジャ
ー・ストリート 193(72)発明者
40グレゴリー・ティー・サリヴァン
カナダ国オンタリオ州ブラントン シェンストーン・アヴェニュー 6
デイヴィッド・ブック
カナダ国オンタリオ州ソーンヒル ヤング・ストリート 7250、ユニット 511